|
单片机原理与技术课件
|
|
资料类别
|
电子电工课件 |
|
|
课程(专业)
|
电子 |
|
关键词
|
单片机原理|单片机技术 |
|
适用年级
|
不限 |
|
身份要求
|
普通会员 |
|
金 币
|
20 （金币如何获得？） |
|
文件格式
|
ppt |
|
文件大小
|
8265K |
|
发布时间
|
2012-08-27 17:28:00 |
|
预览文件
|
无 |
|
下载次数
|
52 |
| 发布人 |
hulinsman |
内容简介：
单片机原理与技术课件
1第1章 概述
11.1 计算机基础
11.1.1 计算机的基本结构
31.1.2 常用的名词术语和二进制编码
51.1.3 指令程序和指令系统
61.1.4 初级计算机
91.1.5 简单程序举例
121.1.6 寻址方式
171.1.7 微型机的体系结构
191.2 计算机软件
191.2.1 系统软件
201.2.2 应用软件
201.2.3 支撑(或称为支持)软件
201.3 80C51体系结构概要
201.3.1 80C51简介
221.3.2 80C51单片机的CPU结构
26第2章 存储器
262.1 存储器
262.1.1 读写存储器(RAM)
282.1.2 只读存储器(ROM)
302.2 80C51中的存储器组织的特点
312.3 程序存储器
332.4 数据存储器
332.4.1 外部数据存储器空间
332.4.2 内部数据存储器
362.4.3 堆栈
372.4.4 特殊功能寄存器空间
43第3章 MCS-51指令系统
433.1 程序状态字
443.2 寻址方式
443.2.1 立即寻址
443.2.2 寄存器寻址
443.2.3 直接寻址
453.2.4 隐含寻址
453.2.5 间接寻址
463.2.6 变址寻址
473.3 数据传送
473.3.1 指令中的常用符号
483.3.2 内部RAM
503.3.3 外部RAM
513.3.4 查找表
513.4 算术指令
543.5 逻辑指令
563.6 布尔指令
583.7 跳转指令
583.7.1 无条件跳转指令
593.7.2 子程序调用与返回指令
603.7.3 条件跳转指令
613.8 MCS-51指令集小结
613.8.1 指令对标志位的影响
623.8.2 指令集小结
67第4章 汇编语言程序设计
674.1 汇编语言的格式
684.2 语句行的构成
684.2.1 标记
714.2.2 符号
714.2.3 表达式
744.2.4 语句
754.3 指示性语句
754.3.1 符号定义语句
764.3.2 存储空间初始化语句
784.3.3 起始语句
784.3.4 结束语句
794.4 汇编语言程序设计及举例
794.4.1 算术运算程序设计(直线运行程序)
804.4.2 分支程序设计
804.4.3 循环程序设计
844.4.4 字符串处理程序设计
874.4.5 码转换程序设计
94第5章 80C51的并行端口
945.1 80C51的引脚功能
975.2 基本输入/输出功能
975.2.1 80C51与I/O设备之间的接口信息
985.2.2 输出
995.2.3 输入
1065.3 简单的人机接口
1065.3.1 非编码键盘
1085.3.2 7段LED显示
1135.4 80C51并行端口的特点
1135.4.1 并行端口的内部结构
1155.4.2 并行端口的工作原理
1155.4.3 并行端口的操作指令
1165.4.4 各个并行端口的个性差异
1195.4.5 并行端口特性小结
1205.5 CPU与外设间数据传送的方式
1215.5.1 查询传送方式
1245.5.2 中断传送方式
126第6章 80C51的总线、时序与总线扩展
1266.1 总线
1266.1.1 引言
1286.1.2 80C51的总线概念
1306.2 80C51的时序
1306.2.1 机器周期
1326.2.2 外扩ROM的时序图
1336.2.3 外扩RAM的时序图
1356.3 扩展并行的I/O端口
1356.3.1 利用并行总线扩展
1366.3.2 8255A可编程并行I/O接口
1416.3.3 8155可编程并行I/O接口
1446.4 80C51与D/A转换器的接口
1486.5 A/D转换电路与80C51的接口
1486.5.1 概述
1496.5.2 8位A/D转换器ADC0809与MCS-51单片机接口电路
1526.6 80C51的复位
1536.6.1 上电复位
1546.6.2 复位电路设计
1556.7 省电方式
1556.7.1 CHMOS电源减少方式
1566.7.2 电源下降方式
1576.7.3 电源下降方式的使用实例
159第7章 中断
1597.1 引言
1597.1.1 为什么要用中断
1597.1.2 中断源
1607.1.3 中断系统的功能
1607.2 最简单的中断情况
1617.2.1 CPU响应中断的条件
1627.2.2 CPU对中断的响应
1627.3 80C51中的中断结构
1627.3.1 中断启用
1637.3.2 中断优先权
1637.3.3 中断如何处理
1657.3.4 80C51中与中断相关的寄存器
1667.3.5 外部中断
1667.3.6 响应时间
1677.4 中断处理中需要考虑的一些问题
1697.5 单步操作
171第8章 定时器/计数器
1728.1 定时器0与定时器1的特性
1728.2 与定时器0和定时器1相关的寄存器
1748.3 T0和T1模块的电路结构与工作原理
1758.3.1 循环累加计数寄存器
1768.3.2 脉冲源选择电路
1768.3.3 脉源控制电路
1778.4 定时器/计数器的4种工作方式
1808.5 定时器2
1828.6 定时器/计数器的初始化编程与应用举例
187第9章 串行通信及80C51中的串行端口
1879.1 串行通信
1879.1.1 概述
1919.1.2 串行接口标准EIA RS-232C接口
1939.1.3 串行通信组网方式
1949.2 80C51中的通用同步/异步收/发器USART模块
1949.2.1 引言
1969.2.2 USART模块相关的寄存器
1999.2.3 USART模块的电路结构
2009.2.4 USART模块的工作原理
2059.2.5 多机通信的实现原理
2089.2.6 UART接口的扩充方法和设计技巧
2099.2.7 波特率与波特率发生器
2119.2.8 80C51 USART的应用举例
219第10章 抗干扰技术
21910.1 引言
22010.1.1 干扰的来源
22110.1.2 干扰的分类
22210.2 电源系统干扰
22210.2.1 电源系统的组成
22410.2.2 电源系统的一般抗干扰技术
22910.2.3 开关电源的抗干扰技术
23110.2.4 电源系统的异常保护法抗干扰
23410.3 总线的抗干扰设计
23410.3.1 控制器接口的抗干扰措施
23610.3.2 存储器部分噪声的抑制
23610.3.3 系统装配的抗干扰设计
23810.4 接口电路抗干扰设计
23810.4.1 概述
23910.4.2 前向通道抗干扰技术
24310.4.3 多路开关及其抗干扰设计
24410.4.4 隔离放大器
24610.4.5 V/F变换器
25010.5 软件的抗干扰设计
25010.5.1 概述
25210.5.2 本质可靠性程序设计
25310.5.3 数字量I/O通道中的软件抗干扰
25510.5.4 软件执行过程中的抗干扰设计技术
26110.5.5 程序运行中的数据保护
26310.5.6 故障的恢复处理
26610.5.7 软件容错技术
26710.5.8 数字滤波技术
269第11章 单片机系统设计*
26911.1 单片机控制系统设计的要求和步骤
26911.1.1 系统设计的基本要求
27011.1.2 系统设计的特点
27011.1.3 确定系统总体控制方案
27011.1.4 建立数学模型和确定控制算法
27111.1.5 单片机和接口电路的选择
27111.1.6 系统总体设计
27311.2 设计举例——单片机控制交流变频调速系统
27311.2.1 系统组成与工作原理
27411.2.2 系统硬件设计
27911.2.3 系统软件设计
28311.2.4 系统抗干扰措施
相关说明：
1. 如您下载的资料不止一份，建议您注册成为本站会员。会员请登录后下载。
2. 会员购买金币50元以下，0.7元/个，50元以上，0.5元/个。具体请看：下载与付款。
3. 会员48小时内下载同一文件，不重复扣金币。
4. 下载后请用WinRAR或 WinZIP解压缩后使用。
5. 如仍有其他下载问题，请看常见问题解答。
下载地址：
|
|
|